摘要
为提高电源管理芯片中DC-DC转换器的抗单粒子瞬态(single event transient，SET)效应能力，深入研究了DC-DC转换器中SET与负载瞬态的区别，并提出一种基于负载瞬态检测的辐射加固设计(radiation hardened by design,RHBD)电路。该设计通过区分SET与负载瞬态来输出控制信号控制RHBD电路，从而实现动态条件下系统瞬态特性的改善。基于180 nm的BCD工艺，完成Boost型转换器的设计与验证。实验结果表明：输入电压为2.9~4.5 V，输出电压为5.8~7.9 V，负载电流为0~55 mA时，负载瞬态过程中，检测电路能及时关闭加固电路，避免系统振荡；SET作用下，系统输出电压波动不超过最大电压纹波，SET抑制能力达到86%以上，系统可在线性能量传递值（linear energy transfer,LET）为100 MeV·cm2/mg的辐射条件下正常工作。本文提出的加固电路，在负载变化下能够不影响系统正常工作，且可以抑制SET的影响。
Abstract
To enhance the capability of DC-DC converter in power management integrated circuit to withstand single event transient (SET), this study thoroughly investigates the characteristics between SET and load transient in DC-DC converter. Based on this analysis, a radiation hardened by design (RHBD) circuit is proposed. This design outputs control signals to manage the RHBD circuit, by distinguishing SET from load transients， thereby enhancing transient response under dynamic conditions. thereby enhancing transient response under dynamic conditions. The design and validation of a Boost converter are completed based on a 180 nm BCD process. Experimental results demonstrate that with an input voltage range of 2.9 to 4.5 V, an output voltage range of 5.8 to 7.9 V, and a load current ranging from 0 to 55 mA, the detection circuit swiftly disables the hardening module during load transient events. This effectively prevents oscillations. Under the influence of SET, output fluctuations remain within maximum allowable ripple, achieving a SET suppression capability of over 86%. The system operates normally under ionizing radiation with linear energy transfer (LET) up to 100 MeV·cm2/mg. The hardened circuit proposed in this paper can maintain normal operation under varying load conditions while also mitigating SET.
抑制瞬态辐射效应通常通过增加电容、器件尺寸和电流驱动能力来实现，以增加产生单粒子瞬态（single event transient，SET）所需要的临界电荷。这种类型的电路加固以面积、功率和带宽损失为代价[1-2]，而最小化设计损失需要了解电路或系统的主要辐射敏感性和潜在响应。对于具有大状态空间和SET潜在信号路径的复杂模拟和混合信号电子设备而言，相关加固措施极具挑战性。
对于运算放大器而言，负载电阻会改变SET的大小，这取决于由负载电阻器所吸收或提供的电流大小，即负载电流的大小变化将迫使运算放大器调整其工作点[3]，这将改变其SET特性。SET脉冲宽度对节点电容具有较强的依赖性，但是单纯的升高节点电容可能会导致脉冲宽度放大，即单独增加负载电容并不是抗辐射设计的一种选择[4]。DC-DC转换器负载的变化会改变运算放大器工作点，使得提高节点电容的加固方案[5]难以适用较大的负载变化范围。
此外，模拟和混合信号系统中的SET没有标准度量，因为单粒子的效果取决于电路拓扑、电路类型和操作模式。文献[6]对带隙基准进行了结构性能比较，包括不同拓扑结构的横截面、脉冲持续时间和脉冲幅度方面的区别，并揭示了电流镜内部的脉冲猝灭机制。这种机制的抗辐射性能取决于设计者对版图合理布局布线的把握，其不确定性可能导致过度的设计并造成额外的损失。文献[7]提出的RS触发器利用冗余的思想将4个冗余触发器模块循环连接，因此，扰动节点可以由其他节点校正。同时，对栅极的尺寸进行了精心设计以提高临界电荷达到抗单粒子效应的目的。还引入了三模冗余模块以完成对振荡器的最终设计。这种冗余设计方案引入了约4倍的面积和功耗损失，且依赖于版图的合理布局，需要综合考虑几个加固模块的折中关系，大大提升了设计难度。文献[8]针对偏置电路进行了冗余设计，引入了2倍的功耗和面积损失，但其加固效果不明显。
针对以上问题，本文对180 nm BCD工艺中制造的Boost型DC-DC转换器电路进行实验测量和模拟，以演示动态工作条件和辐射照射下的瞬态分析，根据系统动态响应结果提出区分SET和负载瞬态过程的加固方案，并完成基于180 nm BCD工艺的实际物理验证，通过检测加固电路工作时系统的负载瞬态信息，及时关闭辐射加固设计（radiation hardened by design，RHBD）电路，拓展系统动态变化中RHBD电路的应用范围。
1 SET与负载瞬态分析
DC-DC转换器使用储能元件（如电感、电容）周期性地将能量从输入端转移至输出端。这种类型的能量转移会导致输出电压相对于输入电压的值发生变化，并且其提供了输入和输出之间的电气隔离。图1为本文所研究的以峰值电流型PWM控制器为核心的Boost型DC-DC转换器系统架构，其包括电感、功率晶体管、功率同步整流晶体管、输入输出电容、电阻分压网络和PWM控制器。这款Boost型转换器的输入电压为2.9~4.5 V，输出电压为5.8~7.9 V。
在充电阶段，晶体管M1导通，晶体管M2断开，输入电压Vin出现在电感两端，通过电感的电流随时间线性上升，其上升速率和输入电压与电感的比值成正比。在放电阶段，M1断开，M2导通，电感两端电压发生突变以维持电流。其输出电压Vout表达式为
(1)
式中D为功率晶体管控制信号的占空比。
如图1所示，峰值电流型PWM控制系统由两个环路构成。一个是电压环路，包括反馈模块、误差放大器（EA）和频率补偿模块（RC、CC）。Vout通过反馈模块后，得到反馈电压VFB，经过EA后，获得的误差信号VC被送入PWM比较器负端。另一个是电流环路，包括电感电流采样模块（V2C）和斜坡补偿模块。其中V2C对电感电流信号进行逐周期采样，输出电感采样电压Vsense，斜坡发生器（slope）产生周期性斜坡电压Vslope，斜坡补偿模块将Vsense、Vslope和起匹配作用的直流电压VDC相加，得到Vsigma，并将其送入PWM比较器正端。当Vsigma等于VC时，PWM比较器翻转输出信号，Vsigma和VC共同调制D。
图1Boost型DC-DC转换器系统框架
Fig.1System framework of Boost DC-DC converter
单粒子效应主要发生于PWM控制器中，主要表现为SET效应。SET脉冲信号叠加在调制脉冲信号上，在一段时间内改变系统的占空比。这将导致输出电压波动或输出电压纹波增大。SET效应作为一种瞬态辐射效应，其影响将进一步反应在系统的动态响应过程中。本节将逐步分析负载瞬态效应和SET效应对D及相关参数的影响。
1.1 负载瞬态分析
当负载电流Iout在短时间内变化时，输出电压Vout会发生变化。负载变小的情况下，Vout升高; 负载变大的情况下，Vout降低。在电源中，不同负载下Vout的变化量决定电源性能的好坏，采用负载调整率（load regulation，LAR）表征该性能指标。LAR为负载变化引起的输出电压变化ΔVout与负载电流变化量ΔIout之百分比，表达式为
(2)
在短时间内，当负载从小电流变化为大电流时，从电流环路的角度分析，如图2（a）所示，峰值电流型PWM控制器的开关周期T不变，要提供足够大的电流供给到输出端，则电感需要更大的平均电流供系统续流使用，此时D增大，电感充电时间DT变长，以获得更大的电感电流IL。因为IL不能突变，导致输出电容放电以提供足够的Iout，将迫使Vout下降，如图2（b）所示。
(3)
从电压环路的角度分析，Vout下降，则VFB减小，VC增大，如图2（c）所示，进而使PWM比较器的反转点滞后。式（3）中，在Vslope和VDC不变的情况下，由于VC的增大，导致需要更大的Vsense才能使PWM比较器翻转，即系统占空比D增大，输出电压逐步增大至稳态。
图2负载上跳时系统瞬态响应曲线
Fig.2Transient response curves of the system during load step increase
在短时间内，当负载从大电流变化为小电流时，从电流环路的角度分析，如图3（a）所示，峰值电流型PWM控制器的开关周期T不变，要提供足够小的电流供给到输出端，则电感需要更小的平均电流供系统续流使用，此时D减小，DT变短，以获得更小的IL。因为IL不能突变，导致电感为负载提供足够Iout的同时，额外的电流被负载电容吸收，将迫使Vout上升，如图3（b）所示。
(4)
从电压环路的角度分析，Vout上升，则VFB增大，VC减小，如图3（c）所示，进而使PWM比较器的反转点提前。式（4）中，在Vslope和VDC不变的情况下，由于VC的减小，导致需要更小的Vsense才能使PWM比较器翻转，即D减小，输出电压逐步减小至稳态。
图3负载下跳时系统瞬态响应曲线
Fig.3Transient response curves of the system during load step decrease
1.2 SET分析
当粒子轰击EA输出节点时，会造成输出电平VC的上跳或下跳，进而，PWM比较器的翻转点会提前或滞后，这将打破系统稳定状态，输出电压较大的波动将影响后级电路的正常工作，极大程度上影响半导体集成电路的使用寿命。如图4所示，当高能粒子在EA输出节点产生瞬态下脉冲电流ISET时，VC迅速减小，而后开始缓慢恢复，导致Vout需要很长的时间才能恢复至初始状态。
图4SET系统响应波形
Fig.4Single event transient system response waveforms
与负载瞬态过程类似，当高能粒子轰击DC-DC系统敏感节点时，同样会造成输出电压的波动和纹波电压增大。其过程可分为两种情况进行描述：当粒子轰击导致VC增大时，D、Vout均增大，在系统负反馈作用下， VFB增大会使VC减小以维持稳态；同理，当粒子轰击导致VC减小时，D、Vout均减小，在系统负反馈作用下，VFB减小会使VC增大以维持稳态。
1.3 SET和负载瞬态区别与联系
在SET和负载瞬态两种瞬态过程中，VC的变化是不同的。对于SET，当VC变化引起系统响应后，经过长时间调整，其值会恢复至原始系统稳定状态下的值。而负载瞬态过程中，由于Iout的变化在一次瞬态过程中是不可逆转的，导致电感电流要有对应变化，即式（3）、（4）中的Vsense变化。为维持负载瞬态前后Vout不变，VC需要进行调整，保证负载瞬态前后D不变。
SET和负载瞬态的本质区别在于其产生机理。如图5所示，以NMOS器件为例（假设工作在饱和区，衬底P-sub接地，p+、n+分别代表p型、n型重掺杂），漏衬之间存在较强的反向偏置电场。SET的本质是：当高能粒子轰击器件敏感区域（通常是反偏PN结区域）时，粒子入射路径上产生的电荷柱电离释放载流子，在半导体材料的敏感区域发生电荷扩散和电荷漂移，形成从漏端到衬底的瞬态电流ISET，进而引起电路节点电压突变。负载瞬态的本质是：电路正常工作，MOS管栅极信号VG正常变化引起的漏极电流ID变化，使负载上电压变化。这种变化是电路正常工作引起的。
图5NMOS器件的结构
Fig.5Structure of NMOS device
DC-DC系统中产生上述两种瞬态过程时，D、IL、Vout、PWM比较器翻转点等关键参数都将产生不同程度的变化。不同的是，负载瞬态过程是DC-DC系统所允许的系统波动，而SET效应是不被系统允许的。如何检测与分辨这两种瞬态过程成为解决SET问题的关键。
2 SET加固设计
本文在文献[3]的基础上提出如图6所示的SET加固电路，加快系统恢复以抑制SET。采样电容CS用于存储系统在稳态条件下，EA输出的误差电压VC的采样电压VCS，其中缓冲器用于隔离VC与VCS节点，采样开关S1控制是否进行采样。RHBD电路的负向端直接与VC相连，用于检测SET。负载瞬态检测电路用于检测负载瞬态是否发生，当系统产生负载瞬态时及时通过使能控制电路关闭RHBD电路，防止系统振荡。
图6电路级单粒子加固电路框架
Fig.6Circuit-level single event hardened circuit framework
2.1 RHBD电路
RHBD电路工作原理为：当高能粒子轰击EA输出节点产生SET时，通过检测VC电压跳变量ΔVC，产生一个与ΔVC大小相关的电流，控制EA输出节点充放电。ΔVC为VC与VCS的差值。
(5)
RHBD电路设置的内部阈值Vt提供一定的裕量，避免电路误操作。当ΔVC＞Vt时，RHBD电路提供从VC到地的快速放电支路，释放VC节点的过量电荷，加快VC的恢复；当ΔVC＜-Vt时，RHBD电路提供充电电流补充VC节点损失的电荷，加快VC恢复。
SET常用线性能量传递值（linear energy transfer，LET）衡量高能粒子入射能量。RHBD电路通过调节电流大小可以达到不同的加固需求，本文所提出的加固电路预设的加固效果是在LET=100 MeV·cm2/mg下，能够快速消除SET的影响，使输出电压波动小于输出最大纹波电压Vripple_max。
在系统输出电压波动小于1个Vripple_max的前提下，通过负载检测电路检测负载瞬态过程，并通过控制使能电路在负载瞬态过程中关闭RHBD电路。
2.2 负载瞬态检测电路
采用图7中的两个四输入比较器COMP1、COMP2检测负载瞬态过程。其中VFB、VREF分别为反馈电压和基准电压，VH、VL分别为比较器COMP1、COMP2的翻转阈值，输出信号EN1为负载下跳信号，EN2为负载上跳信号。
图7负载瞬态检测电路
Fig.7Schematic diagram of load transient detection circuit
(6)
(7)
图7（a）为负载下跳检测电路架构，用于检测负载电流从大电流跳变至小电流的过程。式（6）成立时，COMP1输出“EN1=1”关闭RHBD电路。图7（b）为负载瞬态上跳检测电路架构，用于检测负载电流从小电流跳变至大电流的过程。式（7）成立时，COMP2输出“EN2=1”关闭RHBD电路。
通过设置VH、VL的大小可以区分SET和负载瞬态。在RHBD电路工作期间，输出电压的最大波动为Vripple_max，通过电阻Rf1、Rf2组成反馈模块后，得到电压VFB_SET，其大小满足:
(8)
设负载下跳与上跳过程中Vout最大跳变量分别为ΔVOUT_H、ΔVOUT_L，则通过反馈模块后得到的电压分别为ΔVFB_LOAD_L、ΔVFB_LOAD_H，分别满足以下公式：
(9)
(10)
比较器的翻转阈值VH、VL分别满足以下公式时即可区分SET与负载瞬态。
(11)
(12)
COMP1与COMP2均采用图8所示的四输入折叠共源共栅比较器实现，区别仅在于输入对管连接的栅极信号不同。图8中Vb1~Vb4为偏置电压，M1~M14为晶体管，INV1为反相器，VDD为电源，GND为地。当M1的栅极与阈值VH连接，M2、M3的栅极与VREF连接，M4的栅极与VFB连接时，用于比较差分信号VH-VREF与VFB-VREF的大小，能够检测负载瞬态下跳过程。当M1的栅极与VFB连接，M2、M3的栅极与VREF连接，M4的栅极与阈值VL连接时，用于比较差分信号VREF-VL与VREF-VFB的大小，能够检测负载瞬态上跳过程。采用四输入比较器的优势在于利用差分信号进行比较，可以很好地抑制噪声对比较器性能的影响。
图8负载下跳检测电路
Fig.8Load step decrease detection circuit
2.3 使能控制电路
为使COMP1、COMP2的输出信号EN1、EN2任一翻转均能触发RHBD电路的使能信号EN，需要设计额外的使能控制电路。可用一级三输入或门将EN1、EN2和采样模块的采样时钟CK进行逻辑运算后的输出作为控制信号EN。EN还作为采样开关S1的控制信号。如图9所示，其中EN′为EN的反信号。
图9加固电路控制逻辑
Fig.9Hardened circuit control logic
2.4 比较器延时分析
RHBD电路在|ΔVC|＞Vt时，会对VC节点进行充电或放电，所以为避免RHBD电路在负载瞬态过程中误触发，需要负载瞬态检测电路在VC变化量超过Vt前翻转输出信号，并关闭RHBD电路。因此，比较器的翻转延时tdelay需满足关系：
(13)
式中：CCΔVt/ΔIC为频率补偿电容上电荷量变化所需要的时间，tEA为EA响应负载瞬态从输入端至输出端所需要的延时，tRHBD为RHBD电路响应所需的延时。
当COMP1、COMP2的翻转延时tdelay满足式（13）时，可在发生负载瞬态跳变过程中及时关闭RHBD电路，拓展RHBD电路的工作范围，使RHBD电路在负载瞬态过程中不干扰系统正常工作。在区分SET与负载瞬态的同时，保证RHBD电路正常工作，有效地提高系统的抗SET能力。
3 验证与分析
基于180 nm的BCD工艺，设计了所提出的电路。图10为芯片版图布局，整体芯片的面积为1 444 μm×1 100 μm。其中EA与RHBD电路进行了物理隔离，增大了加固电路与被加固电路直接的物理间距，进而避免了高能粒子轰击芯片时导致加固电路与被加固电路之间的单粒子敏感性。EA电路面积为220 μm×140 μm，RHBD电路面积为263 μm×99 μm。系统输入电压为2.9~4.5 V，输出电压为5.8~7.9 V。
图10芯片版图照片
Fig.10Chip layout photo
在TT工艺角、27℃、Vin=3.7 V时，验证系统加固前的参数，如图11所示。系统时钟CLK频率为1.5 MHz，Iout=55 mA时，输出电压平均值为7.601 5 V，输出电压纹波Vripple=1 mV，电感平均电流IL_avg=120.14 mA。
3.1 负载瞬态仿真分析
图12为系统负载瞬态验证结果。系统负载在短时间内变化，1 ms时，负载电流Iout在5 μs内从55 mA跳变至1 mA，系统被迫调整工作点，在未引入RHBD电路即加固前，系统响应负载瞬态下跳过程中，Vout的最大跳变量ΔVout_max=21.34 mV，直至恢复；未引入负载瞬态检测电路的加固方案中，由于RHBD电路未能识别系统工作点的调整，使得Vout出现大幅度的振荡，直至系统工作点恢复至原始状态，Iout再次跳变至55 mA后（2.5 ms时刻，Iout在5 μs内从1 mA跳变至55 mA）才缓慢恢复；引入负载瞬态检测电路后的加固方案，由于系统能够及时识别工作点的调整，进而关闭RHBD电路，使得加固后的负载瞬态特性与未加固基本保持一致，输出电压最大跳变量为26.99 mV，但负载瞬态的恢复时间与加固前基本一致。
图11系统关键信号波形
Fig.11System key signal waveforms
图12系统负载瞬态验证结果
Fig.12System load transient validation results
负载下跳时关键波形如图13所示。Iout从55 mA跳变至1 mA时，COMP1检测到负载瞬态下跳过程，输出高电平“EN1=1”，COMP2保持低电平“EN2=0”。当负载发生下跳时，COMP1翻转使采样开关S1闭合，采样保持电路进入持续采样阶段，同时关闭RHBD电路，避免RHBD电路误操作。
负载上跳时关键波形如图14所示。Iout从1 mA跳变至55 mA时，COMP2检测到负载上跳过程，并输出高电平“EN2=1”，COMP1保持低电平“EN1=0”，EN输出高电平，采样开关S1闭合，采样保持电路进入持续采样阶段，同时关闭RHBD电路，避免RHBD电路误操作。
图13负载下跳时关键波形
Fig.13Key waveforms during load step decrease
图14负载上跳时关键波形
Fig.14Key waveforms during load step increase
3.2 负载瞬态检测电路PVT仿真分析
为进一步验证负载瞬态检测电路对RHBD电路的控制效果，进行不同工艺角、电压和温度下的仿真验证，即PVT（process voltage temperature）仿真验证，结果如图15所示。负载下跳时，Vout逐渐增大，使能控制电路输出高电平“EN=1”使S1闭合；负载上跳时，Vout逐渐减小，使能控制电路输出高电平“EN=1”使S1闭合。图15的仿真波形表明，在不同工艺角和温度下，负载瞬态检测电路均能及时检测到负载变化，令使能控制电路输出高电平“EN=1”，使采样模块进入持续采样阶段。
3.3 负载瞬态过程关键电压信号仿真分析
图16为负载瞬态过程中，EA的输出误差信号VC和采样电压VCS，在负载电流从1 mA逐渐增加至55 mA时，受EN控制信号作用下的变化波形。仿真结果显示，在3.500 ms处，负载开始突变，当检测到负载变化时，EN信号被拉高，VCS开始跟随VC变化，二者差值始终小于5 mV，且小于RHBD电路的启动阈值Vt，RHBD电路始终处于待机状态。
图15负载瞬态检测电路PVT验证结果
Fig.15Load transient detection circuit PVT verification results
图16负载上跳采样模块输出波形
Fig.16Output waveforms of sampling module during load step increase
3.4 SET仿真分析
(14)
式中：Q为漏极收集的总的电荷量；τf、τr分别为电流脉冲下降、上升时间，本文分别设置为500、10 ps。以该电流模型注入到EA输出节点模拟SET。
当LET=50 MeV·cm2/mg时，验证系统等效环路中SET的PVT仿真特性，如图17所示。SS工艺角下，SET对ΔVout的影响大于TT和FF工艺角，其中以Vin=3.7 V、T=85℃时最恶劣。
图17单粒子瞬态PVT验证
Fig.17Single event transient PVT validation
PVT最坏情况下，加固前后的ΔVout如图18所示。由图18可以看出:随着LET值的增大，加固前ΔVout逐渐增大；加固后，ΔVout被抑制在1 mV以内，能够抑制SET幅度达到86%以上。
3.5 文献对比分析
表1列出本文与同研究方向文献在加固前后的各参数对比。经过仿真，在输入电压为3.7 V下，本文提出的加固电路功率损耗为610.5 μW，误差放大器功率损耗为128.8 μW。与DC-DC转换器系统相比，在最大负载条件下，功耗增加了0.12%。文献[6，8]与本文采用的加固思想基本相同，通过抑制SET幅度来缓解单粒子效应的影响。但是文献[6]加固方案主要依赖电流镜中的电荷猝灭效应，这种方案的效果极大程度上取决于版图的合理设计。文献[8]中对偏置电路采用了冗余的加固方法，增大了偏置电路的驱动能力。文献[7]提出的振荡器引入双互锁存结构的RS触发器，通过设计器件栅极尺寸提高了单粒子临界电荷，引入三模冗余技术，采用版图级加固方法消除SET的影响，设计复杂度大大增加。文献[12]采用对称多径分割（SMPS）技术将一个节点分割成多个节点，不会因为增加额外的晶体管而增大功耗和面积损失，然而分裂因子和电阻值都影响了SMPS技术的加固效果。文献[13]通过施加控制电路降低了电荷泵中的SET。
图18最恶劣PVT情况下SET对输出电压加固前后的影响
Fig.18Influence of SET on output voltage before and after hardening under worst-case PVT condition
表1本文加固方案与其他文献中加固方案对比
Tab.1Comparison of the proposed hardening approach in this paper with strategies in the literature
注：*表示对比的参数为器件的增加数量。
4 结论
本文分析DC-DC转换器中的SET和负载瞬态特性，提出一种单粒子加固电路架构。基于180 nm BCD工艺完成了电路设计和全面验证。主要结论如下：
1）设计了一种能够区分SET与负载瞬态的负载瞬态检测电路，用于及时检测负载瞬态信息完成对加固电路的控制，拓宽了加固电路的适用范围。
2）加固电路面积是EA面积的84.5%，占系统面积的1.6%。在输入电压为3.7 V下，加固电路功率损耗为610.5 μW，为误差放大器功率损耗的474%。与DC-DC转换器系统相比，在最大负载条件下，功耗增加了0.12%。
3）提出的SET加固电路可以抑制SET对DC-DC转换器的影响，并且在系统负载动态变化下，加固电路不影响系统正常工作，能够抵抗LET=100 MeV·cm2/mg的单粒子轰击，且输出电压波动不超过1个纹波电压，抑制能力达到86%以上。
